## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-174715

(43) Date of publication of application: 29.07.1991

(51)Int.Cl.

H01L 21/027

H01J 37/09

(21)Application number: 02-124636

(71)Applicant: FUJITSU LTD

(22)Date of filing:

15.05.1990

(72)Inventor: SAKAMOTO JUICHI

**FUEKI SHUNSUKE** 

TAKAHASHI YASUSHI YASUDA HIROSHI

(30)Priority

Priority number: 01126121

Priority date: 19.05.1989

Priority country: JP

01239623

14.09.1989

JP

01248835


25.09.1989

JP

## (54) BLANKING APERTURE ARRAY, MANUFACTURE THEREOF AND APPARATUS AND METHOD FOR CHARGED PARTICLE BEAM EXPOSURE

#### (57)Abstract:

PURPOSE: To enable execution of an excellent charged particle beam exposure by a construction wherein a base having apertures with blanking electrodes arranged in (m) rows and (n) columns two-dimensionally and m-bit shift registers numbering (n) and impressing voltages according to pattern data on the blanking electrodes are provided. CONSTITUTION: A blanking aperture array 1 arranged twodimensionally is employed for forming the sectional shape of a charged particle beam in a desired pattern. Apertures 2 in 🔾 the array are arranged two-dimensionally in a matrix in the longitudinal and lateral directions. Each aperture 2 is provided with a pair of blanking electrodes 3a and 3b, and by turning ON/OFF a voltage applied thereto, the beam passing through the aperture 2 is deflected/non-deflected so that the beam is applied or not applied to a material to be exposed. The voltage impressed on each blanking electrode is set in accordance with the desired pattern of the sectional shape of the beam. A pattern generating element 4 generates the desired pattern and a driving mechanism 5



supplies each blanking electrode with an ON/OFF voltage according to the desired pattern. This constitution enables execution of an excellent charged particle beam exposure.

LEGAL STATUS

Ĩ

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

① 特 許 出 願 公 開

# ⑩ 公 開 特 許 公 報 (A) 平3-174715

@Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)7月29日

H 01 L 21/027 H 01 J 37/09

9069-5C Α 7013-5F

H 01 L 21/30

3 4 1 В

審査請求 未請求 請求項の数 21 (全29頁)

60発明の名称

ブランキングアパーチヤアレイ、その製造方法、荷電粒子ピーム露 光装置及び荷電粒子ビーム露光方法

> ②特 願 平2-124636

願 平2(1990)5月15日 22出

優先権主張

⑩平1(1989)5月19日國日本(JP)⑪特願 平1-126121

@発 明 者

樹

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

@発 明 者

木 筁

俊 介

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

外2名

の出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

弁理士 伊東 忠彦 個代 理 人

最終頁に続く

#### 1. 発明の名称

ブランキングアパーチャアレイ、その製造方 法、荷配粒子ビーム露光装置及び荷電粒子ビー ム露光方法

### 2. 特許請求の範囲

(1) 荷電粒子ビームが照射され、該ビームを整 形するプランキングアパーチャアレイにおいて、 ブランキング電極(3 a、 3 b、 1 9 a,

19b, E,, E,)付きのアパーチャ(2. 19c, AP) が少なくともm行n列に二次元配 列された基板 (75,110)と、

該第 i 列 ( i = 1, 2, …, n ) におけるア パーチャのm組の眩ブランキング電極にパターン データに従った電圧を印加するmビットのシフト レジスタ (5, 19d) がn 個設けられているこ とを特徴とするブランキングアパーチャアレイ。

(2) 前記 n 個のシフトレジスタ (5, 19d)

にパターンデータを入力するバッファ(6. 19e) が設けられていることを特徴とする請求 項1記載のブランキングアパーチャアレイ。

(3) 前記n個のシフトレジスタ (5.19d) は前記m行n列に配列されたアパーチャ(2. 19 c, AP) の各行に沿って設けられているこ とを特徴とする請求項1又は2記載のブランキン グアパーチャアレイ。

(4) 前記 n 個のシフトレジスタ (5.19d) は、夫々前配m行n列に配列されたアパーチャ (2, 19 c. AP) の行方向の格子幅内にイン バータ及び通過制御トランジスタを直列に接続し · て1単位としたシフトレジスタ部を複数直列接続 してなり、各シフトレジスタ部の出力は対応する ブランキング電極 (3 a, 3 b, 1 9 a, 1 9 b, E,,E,)へ印加され、該m行n列に配列され たアパーチャの列方向の格子幅内に隣り合う前配 通過制御トランジスタを夫々オン/オフさせる第 1及び第2のクロック (CLK), CLK。)の 信号線が設けられていることを特徴とする請求項

1~3のうちいずれか一項記載のブランキングア パーチャアレイ。

(5) 前配 n 個のシフトレジスタ(5 、 1 9 d)は、夫々前配m行 n 列に配列されたアパーチャ(2 、 1 9 c 、 A P)の行方向の格子幅内に2個のインパータ(Q 、 へ Q 、 )を第1 のが一トのインパータ(Q 、 )で直列に接続して1単位とした回路のりに接続して2のゲート(Q 。 )で複数直列接続して3 を で で 数 直 列 接続して が を とのが の 出力は対応するブランキング電極(3 a 、 3 b 、 1 9 a 、 1 9 b 、 E 、 、 E 。 )への列方向の格子幅内に 数 第 1 及び 第 2 の が ートを クロかされ、 数 m 行 n 列 に 配列 された アパーチを クロから 本 オン/オフ させる 第 1 及び 第 2 の か けらいずれ か 人 C L K 、 C L K 。 )の 信号線が 設けいか ー 項 配 載 の ブランキング アパーチャ アレイ。

(6) 前記n個のシフトレジスタ(5, 19d)は、夫々前記m行n列に配列されたアパーチャ(2, 19c, AP)の行方向の格子幅内に1個のインパータ(Q, Q, )及び1個のゲート

- 3 -

(5、19d)を1単位(64,65)とするアレイが前記基板(75,110)に複数単位独立して設けられているごとを特徴とする請求項1~7のうちいずれか一項記載のブランキングアパーチャアレイ。

(9) 前記単位(64,65)の他に、可変矩形用の開口部(66A)及び所望パターンの形状の透過孔を有するステンシル(66B)のうち少なくとも一方が前記基板(75,110)に更に設けられていることを特徴とする請求項8記載のブランキングアパーチャアレイ。

(0) 半導体基板 (110) に不純物拡散層 (112) を形成し、その上にエピタキシャル成長 層 (114) を形成する工程と、

該エピタキシャル成長層に、インバータとゲートを単位としてその複数単位を直列に接続してなるシフトレジスタと該ゲートのクロック信号線を行、列方向に形成し、その行、列方向のシフトレジスタと信号線の各間に一対の電極付きの開口を形成する工程と、

(Q。) を接続して1単位としたシフトレジスタ部を複数直列接続してなり、各シフトレジスタ部の出力は対応するブランキング電極(3a、3b、19a、19b、E、E。) へ印加され、該所行 n 列に配列されたアパーチャの列方向の格子幅内に該ゲートを夫々オン/オフさせる第1及び第2のクロック(CLK、、CLK。)の信号線が設けられていることを特徴とする請求項1~3のうちいずれか一項記載のブランキングアパーチャアレイ。

(7) 前記 n 個のシフトレジスタ(5. 19d)は、前記パターンデータに加えて露光時間修正用データに従った配圧をも前記アパーチャ(2. 19c, AP)の前記ブランキング電極(3a, 3b, 19a, 19b, E, E, )に印加し、該アパーチャの一部は露光時間修正用に用いられることを特徴とする請求項1~6のうちいずれか一項記載のブランキングアパーチャアレイ。

(8) 前記m行n列に配列されたアパーチャ(2. 19c, AP)及び前記n個のシフトレジスタ

- 4 -

該開口の一対の電極の一方(E<sub>1</sub>) ヘシフトレジスタの各単位の出力端を接続し、他方(E<sub>1</sub>) へは全て低電位線をまたは交互に高、低電位線を接続する工程を有することを特徴とするブランキングアパーチャアレイの製造方法。

(I) 一対の電極付きの開口を形成する工程は、 エピタキシャル成長層の、各開口の対向する一対 の側辺の位置に、細幅の溝(116 )を半導体基板 に達するまでトレンチエッチングにより触刻する 工程と、

構表面に絶縁膜(118)と形成する工程と、

電極となる金属 (120 ) を各対の次内に堆積させる工程と、

各対の溝内の電極間のエピタキシャル成長層および不純物拡散層を表面側からエッチングして除去し、 該電極間の半導体基板を裏面側からテーパエッチングして除去して開口を作る工程とを有することを特徴とする請求項 I 0 配載のブランキングアパーチャアレイの製造方法。

(12) ブランキング電極(3a, 3b, 19a,

19b, E,, E,)付きのアパーチャ(2. 19c. AP)が少なくともm行れ列に二次元配列された基板(75,110)を有するブランキングアパーチャアレイ(1,19A)を用いて酸ブランキング電極に印加する電圧で酸アパーチャを通る荷電粒子ビームをオン/オフすることによりパターン化された荷電粒子ビームでステージ(22)上の露光対象(24)を露光する荷電粒子ビームの光装置において、

酸プランキングアパーチャアレイは第i列におけるアパーチャのm組のプランキング電極に露光するべき図形のパターンデータに従った電圧を印加するmビットのシフトレジスタ(5、 19d)がn個設けられていることを特徴とする荷電粒子ビーム露光装置。

(3) 前記プランキングアパーチャアレイ(1、19A)は、前記m行n列に配列されたアパーチャ(2、19c、AP)及び前記n個のシフトレジスタ(5、19d)を1単位(64、65)とするアレイが前記基板(75、110)に複数単

- 7 -

(G) 前記 n 個のシフトレジスタ(5 、 1 9 d)は、列方向 n ピットずつ順次入力される前記パターンデータをクロックに応答して一斉にシフト動作し、前記ステージ(2 2 )の移動及び前記に向収束手段(3 5 、 1 7 、 2 0 )の偏向は前記でランキングアパーチャアレイ(1 、 1 9 A )で選択されパターン化されたピームが該ステージ上の前記露光対象(2 4 )上の同じ位置に投射するように制御されることを特徴とする請求項!5 記載

の荷電粒子ピーム露光装置。

(m) 前記 n 個のシフトレジスタ(5 、 1 9 d)は、列方向 n ピットずつ順次入力される前記パターンデータをクロックに応答して一斉にシフト動作し、該パターンデータに対するシフト動作終了後に前記荷電粒子ピームによる露光を行なうようにしてなることを特徴とする請求項 1 2 ~ 1 5 のうちいずれか一項記載の荷電粒子ピーム露光装置。

(08) 前記ブランキングアパーチャアレイ(1. 19A)は、単純矩形開口部、可変矩形用開口部、 位独立して設けられており、1つのアレイを使用して露光中に他のアレイに次に露光するべき図形のパターンデータに従った電圧を印加してオンアパーチャの配列を次の所望パターンに変更するようにしてなることを特徴とする請求項12配載の荷電粒子ピーム露光装置。

(4) 前記シフトレジスタ(5、19d)は、露光に先立って前記パターンデータを前記ブランキング電極(3a、3b、19a、19b、E、、E、)に供給してオンアパーチャの配列を所望形状にし、その後ビーム(219)を入射してビーム断面形状を該所望形状に成形して露光を行なうようにしてなることを特徴とする請求項12又は13記載の荷電粒子ビーム露光装置。

(3) 前記プランキングアパーチャアレイ(1.19A)で選択されパターン化された前記荷電粒子ピームを前記簿光対象へ投射する偏向収束手段(35,17,20)を更に育することを特徴とする請求項12~14のうちいずれか一項記載の荷電粒子ピーム露光装置。

- 8 -

およびステンシルが形成された第1のマスク (75A,75B)と、単純矩形開口部、ブランキング矩形開口部、及びアパーチャアレイとその駆動機構が形成されている第2のマスク(75B.75A)を備え、これらのマスクは、第1のマスクは、第1のマスクは、第1のマスクのアパーチャアレイ対応部分は単純矩形開口部及びステンシル対応部は単純矩形開口部またはブランキング矩形開口部であるように重ねて配設されることを特徴とする請求項12記載の荷電粒子ピーム露光装置。

(19) m行n列に二次元配列した可制御荷電粒子ビーム発生素子(BGI, BGI)を備えて、露. 光すべき図形の各ドットに対応する眩ビームを発生する荷電粒子ビーム発生手段(1, 19A)と、

これら n 個の シフトレジスタへパターンデータ を入力するバッファ(6、 19 c)と、 前記発生手段が発生した荷電粒子ビームをステージ(22)上の露光対象(24)へ投射する偏向収束手段(35,17,20)とを備えることを特徴とする荷電粒子ビーム露光装置。

四 請求項19に配載の荷電粒子ビーム露光装置を用いた露光方法であって、

前記パッファ(6. 19 e)はn個の前記シフトレジスタ(5, 19 d)へ、露光すべき図形のパターンデータを列方向nビットずつ順次入力し、n個のシフトレジスタはクロックに従って一斉にシフト動作し、

前記ステージ(22)の移動と偏向収束手段(35、17、20)の偏向は、前記荷電粒子ビーム発生手段で選択されバターン化されたビームが該ステージ上の同じ位置に投射するように制御することを特徴とする露光方法。

(21) 前記パッファ (6, 19e) が n 個のシフトレジスタ (5, 19d) へ入力するデータには図形パターンデータの他に修正用データが含まれ、一部の発生素子は露光時間修正用に用いられ

- 1 1 -

製造方法、ブランキングアパーチャアレイを用いた荷電粒子ピーム露光装置及びブランキングアパーチャアレイを用いた荷電粒子ピーム露光方法に関する。

近年、益々集積回路(IC)の集積度と機能が向上して、ICは計算機、通信機器等広く産業全般に亘る技術の核としての役割が期待されている。

I C 製造技術の大きな柱は、微細加工による高年集団化である。フォトリングラフィーは、微細加工の限界が0.3 μm 程度である。しかし、電子・ムストリンや X 級ピームなどを用いる荷電粒子ピーム 20 元 の位置合わせ精度で出来る。従って、1 元 を取りて出来る。従って、2 元 が 3 元 が 3 元 が 4 元 が 5 元 が 5 元 が 5 元 が 5 元 が 6 元 が 6 元 が 6 元 が 6 元 が 6 元 が 7 元 が 7 元 が 6 元 が 7 元 が 7 元 が 7 元 が 8 元 が 7 元 が 8 元 が 7 元 が 8 元 が 7 元 が 8 元 が

ることを特徴とする請求項20記載の露光方法。

### 3. 発明の詳細な説明

#### (概要)

ブランキングアパーチャアレイ、その製造方法、 ブランキングアパーチャアレイを用いた荷電粒子 ビーム第光装置及び方法に関し、

微細さ、位置合わせ精度、クイックターンアラウンド、制御及び借額性の全てにおいて従来のリソグラフィー技術よりすぐれた荷電粒子露光を可能とすることを目的とし、

ブランキングアパーチャアレイは、ブランキング電極付きのアパーチャが少なくともm行n列に二次元配列された基板と、ブランキング電極にパターンデータに従った電圧を印加するmビットのシフトレジスタがn個設けられるように構成する。

#### (産業上の利用分野)

本発明はブランキングアパーチャアレイ、その

- 1 2 -

#### (従来の技術)

荷電粒子ビーム露光装置には、ビームをスポット状にして使用するポイントビーム型、サイズ可変の矩形断面にして使用する可変矩形ビーム型、ステンシルを使用して所望断面形状にするステンシルマスク型、所望断面形状にするのにブランキングアパーチャアレイを使用するタイプのもの等種がある。

り返しパターンを露光する場合のメリットが大き く、可変矩形ピーム型に比べてスループットが向 上される。

第23図に、ステンシルマスクを備えた荷電粒子ビーム露光装置の概要を示す。 集東電磁レンズ212 は、光軸214 (ビーム軸を便宜的に光軸と呼称する)に球心を一致させた図示しない一対の凸電磁レンズより構成され、一方のレンズで入射側球面212aを他方のレンズで出射側球面212bを形成している。 ステンシルマスク213 は、光軸214 に一致して開口された可変矩形透過孔213aと複数の繰り返しパターン透過孔213bとを備えて形成されている。

この様な構成において、入射側球面 212aへの ビーム入射位置は、静電偏向器 211 による偏向量 によって決まる。例えば、可変矩形透過孔 213aを 選択する場合、ビームは球面 212aの位置 A に入射 し、パターン透過孔 213bを選択する場合は、同様 に位置 B に入射する。ビーム静電偏向器 211 の偏 向操作に応じて、ビームの球面 212aへの入射位置

- 1 5 -

逸過孔を持つものの、転写パターンは、露光に合わせて、事前にステンシルマスクとして形成しなければならず、また露光領域が有限であるため、1枚のステンシルマスクに納まらない多数の転写パターンが必要な半導体回路に対しては、複数枚のステンシルマスクを作成しておいてそれを1枚ずつ取出して使用する必要があり、マスク交替の時間が必要になるため、著しくスループットを低下させる結果を招いている。

この問題点を解決する一方法として、 2 次元方向に配列されたブランキングアパーチャアレイをステンシルマスクのかわりに設けることが提案されている。このような構成であれば、任意の形状の転写パターンを、個々のブランキング電極に印加する信号を変化させるだけでつくり出すことができる。

2 次元ブランキングアパーチャアレイによる方法では、シリコン等の半導体結晶に多数の開口を 2 次元的に並べて、開口の両側にブランキング電極を形成し、これに電圧を印加する、しないをパ が変化し、ステンシルマスク213 を通過し、出射 側球面212bから出射し、再び光軸214 に戻る経路 をとり、ウエハー上へパターンが転写される。

第23図(c)(d)にステンシルマスク上のパターンの一例を示し、同図(b)にこれらのパターンのマスク上での配列状態を示す。パターンのマスク上での配列状態を示す。パックターとでの配列状態を示す。パックターをで、であり、この1つでは点線で示すように回避には、であり、このはは、で変更をでいまた。近形では、近一ム断面がずれ、近に成形したピームで、ピーム断面がずれ、近に成形して、ピーム断面がずれ、近に成形して、ピームでは、近に投射すると、、図面がターンに変更されたピームにで、のいまなのは、のでは、パターンに変更されたピームにで、には、パターンに変更されたピームにで、には、パターンに変更されたピームにで、ローンに変更されたピームになった。

このステンシルマスクは、図示パターンを一時 に露光でき、露光速度を上げることができる。 し かし、従来型では、ステンシルマスクは、複数の

- 1 6 -

ターンデータにより与える。例えば、各孔のうち、一方の電極をグランドに落とし、他方の電極に電圧を印加すると、そこを通過した電子ビームは曲げられるので、ブランキングアパーチャアレイの下部に設置されてビームが試料面に出て来ない。必じた電子ビームは曲げられないので、ブランキングアパーチャアレイの下部に設置されたビームが試料面に照射される。

第24図にこの電子ビーム露光装置の概要を示す。BAAがブランキングアパーチャアレイであり、電子ビームEBの断面を所望形状のドットパターンに変形する。電子銃EGから出た電子ビームEBは集束、偏向等されてアパーチャアレイBAAに垂直に入/出力し、再び集束、偏向等され、対物レンズOLを通って、可動ステージSTのウエーバWFの指定位置に入射する。アパーチャアレイBAAは可変矩形やステンシルと並設され

ることもあり、この場合電子ビームはアパーチャヤレイBAAの所望位置を通るよう点線で示す如くシフトされる。このシフトや、アパーチャアレイBAAの各開口のオン/オフはパターンコントローラPCTLにより行なわれ、コントローラPTCLはプロセッサCPUにより制御される。なおこの図のMDは磁気ディスク装置、MTは磁気テープ装置、D/Aはデジタルアナログ変換及び増幅器、G/Sは2次元オン/オフ情報発生/審積装置である。

2次元ブランキングアパーチャアレイでは例えば200 × 200 個の開口を備え、これを通った電子ビームは最大200 × 200 本の点ビームになる。開口は個々にオン/オフ可能なので、この200 × 200 個のドットで任意の 2 次元図形を扱わすことができる。アパーチャアレイを通った電子ビームはレンズで縮小し、例えば0.01μm の、最大200×200 本、縦横 4 μm × 4 μm の領域に収まるビームとしてウエーハに投射する。電子ビーム3 光装置の最終レンズの球面収支差、色収益は約

- 1 9 -

低でも100 本の配線パターンを通すことになる
しての場合には左右から半分ずつ、配線パターラインを繋げるとしている)。 5 μm の幅に100 本の 層で インドスペースを形成するたた場所には、1 個形の 混み合った場所にするには、最も配線の混み合った場所にするには、最も配線である。のラインアンドスペース はいます の層でも0.25μm ラインアンドスペース は が 要であり、0.25μm のラインアンドスペース は が のには 可能な 状況ではあるが 、1 0 層の配線パターンは今日においても未だ現実的ではない。

また困難は、次の点にもある。通常ブランキングアパーチャアレイは電子ピーム露光装置のコラムといわれる真空中に設置されるが、ここへ 4 万本の信号ラインを持ち込むことは、信号伝送線、信号の送り出し I C、真空のハーメチックシール、どれをとっても至難の業と言わざるを得ない。 従って、 2 次元ブランキングアパーチャアレイは 各開口の電極へ単純に配線してオン/オフするこ 0.02μm 程度にしか抑える事が出来ないので、ブランギングアパーチャアレイを通過した個々のピームはウエハ面上では接触または重なって照射されることになり、露光、現像されたパターンが個々の点に離れてしまうことはない。

#### (発明が解決しようとする課題)

ところで200 × 200 = 4万個のON/OFF情報を、4万個のブランキングアパーチャアレイの各々の電極に与えることは容易ではない。例えば厚さ30μmのSiの結晶に15μmピッチで10μmのMの対向する正となったがで形成し、その表面に3000人程度の薄い酸化膜を形成して、明ロの2つの対向する面にタングステン(W)で電極を形成すると、Siの結晶に5μm幅の格子状の部分が残る。この5μm幅の格子上に金属配線パターンを形成し、金属配線パターンを通じてその電極に独立な電気的信号を付与するとが必要である。200 行200 列の格子点に配線パターンを繋げるためには、各1本の横ラインに最

- 2 0 -

とを想定する限り、非現実的である。

更に、ビーム補正の問題がある。アパーチャアレイに入射するビームの断面各部の強度不均一性(クロスオーパ像の強度分布の不均一性)の補正はオン時間で補正するが、これもn×m個の2次元アレイになってアパーチャ数が増大すると、補正回路の規模が大になる。

またパターンが微細化すると、隣接パターン間の近接効果によるパターンの太り/細りが目立ってくるが、この近接効果補正の機能は上記提案装置にはない。

上記の如き 2 次元ブランキングアパーチャアレイを用いる露光装置は、例えば実公昭 56-19402号公報に開示されている。この公報によると、複数のゲート板からなるアパーチャアレイを用いることにより、電極への配線を複数のゲート板に分散させている。しかし、この方法をとっても配線数が全体として減少するわけではないので電極への配線は依然複雑である。又、ゲート板間で対応する電極の位置合わせを行うことは非常に難しい。

開口を1列にだけ並べた1次元ブランキングアパーチャアレイは、以上に述べたような問題が全く無いために、比較的簡単に製作できるが、このようなアパーチャアレイではスループットが小さく、ウエーハの1㎡を1秒で描画するというような1C製造上の要求には応じられそうにない。

それ故本発明は、微細さ、位置合わせ精度、クイックターンアラウンド、信頼性のどれをとっても、他のリソグラフィー技術の追随を許さないブランキングアパーチャアレイによる荷電粒子ビーム露光を可能にするために、現実的に可能で制御が容易であると共に補正も容易な2次元パターン化ビームを形成するブランキングアパーチャアレイの構造と製作方法を提供することを目的とするものである。

アパーチャアレイの各開口の電極へオン/オフ 信号を伝送するにはシフトレジスタが有効である。 しかし格子幅は狭いので、シフトレジスタもこの 狭い格子幅内に作り込める構成のものにする必要 がある。それ故、シフトレジスタ等を極めて簡単

- 2 3.-

所望パターンを発生するパターン発生部、5は所望パターンに従うオン/オフ電圧を各ブランキング電極へ供給する駆動機構であり、駆動機構5は、シフトレジスタとシフトレジスタによって制御される電極ドライバから構成されている。6はこれらの間にあって駆動機構5の各々へ、パターン発生部4からのパターンデータを転送する回路である。

#### (作用)

第1図のビーム成形部では、所望露光パターンをドット群で表わした可変ステンシルとして機能する。パターン発生部4では、2次元配列のアパーチャ2の集団が占める矩形領域における所望露光パターンを、各アパーチャ2に相当するドットに分解し、そのドットパターンデータを発生する。転送回路部6はそのドットパターンデータの各行の分を各駆動機構5へ送り、各行の各列のデータが各アパーチャ2へ供給されるようにする。これで各アパーチャ2へ該当データが送られ、オ

な構成のものにして狭い格子幅内に収容可能にす ることが本発明の他の目的である。

又、上記の如く改良されたブランキングアパーチャアレイを用いた荷電粒子ビーム露光装置及び 荷電粒子ビーム露光方法を提供することが本発明 の更に他の目的である。

#### (課題を解決するための手段)

第1図に示すように本発明では、荷電粒子ビームの断面形状を所望パターンに成形するのに、2次元配列のブランキングアパーチャアレイ1を用いる。2はそのアパーチャであり、縦、横に、マトリクス状に2次元配列される。各アパーチャ2は一対のブランキング電極3a,3bを備え、これらに加える電圧をオン/オフすることで、アパーチャ2を通るビームを偏向/非偏向し、被露光試料にビームが照射しまたは照射しないようにする。

各ブランキング電極に加える電圧は、ピーム断 面形状の所望パターンに従って定める。 4 はその

- 2 4 -

ン/オフされて、オンアパーチャのパターンは所 望露光パターンに一致する。

駆動機構 5 は具体的にはシフトレジスタと、その各ピットのデータを受けてアパーチャ 2 のブランキング電極を駆動するドライバである。転送回路部 6 は、具体的には C P U であるパターン発生部 4 から8 ピットまたは 1 6 ピット並列などで送られてくるドットパターンデータを、 2 次元アパーチャアレイ 1 の各行の駆動機構 5 へ分配するバッファ手段である。

このビーム成形部7は事実上可変ステンシルとして機能するものであるから、これを用いた露光は露光速度が向上する。また形状が供給するデータに従って変化し、固定ステンシルのように多数枚用意しておいて切換えて使用する。ステンシャマスクそのものを交換する、等の作業が不要になり、スループットが向上する。さらに、駆動機・で、ファンのように各々のアパーチャ2に対し別々にONPOFF用の配線を設ける必要がないので、ブラン

キングアパーチャーの製作が容易になる。

#### (実施例)

先ず、本発明になるブランキングアパーチャア レイの第1実施例及びこれを用いる本発明になる 荷電粒子ビーム露光方法の実施例を説明する。

第2図(a)に示すように、本実施例ではアパーチャをm行n列に二次元配列したブランキングアパーチャアレイ19Aを用いる。19cがアパーチャ、19a、19bはアパーチャ19c間の一対のブランキング電極である。

これらのアパーチャの各行に沿ってm ビットシフトレジスタ 1 9 d を設け、またこれらn 個のシフトレジスタ 1 9 d へパターンデータを入力する パッファ 1 9 e を設ける。

バッファ19eへは、露光すべき図形のパターンデータを入力するが、これは図形を、行、列で区切ってドット化し、その列方向nビットずつとする。例えば露光すべき図形もアパーチャアレイに合わせて分割し、かつその一アパーチャ分をm

- 2 7 -

ビームの発生そのものを制御して行なうことも可能である。 第 2 図(b)(c)がその例で、これらは第 2 図(a)の1つのアパーチャ19 c に相当し、従ってアレイ19 Aではm行n列に2次元配列される。

また第2図(c)で998は錐体状カソード、104 はアノード電極、100 は透光性の基板、101 は透光性の導体、102 は光導電層、103 は絶縁層である。 透光性導体101 に電圧を加え、光を入射すると、カソード99から電子が放出され、電子ビームEBとして出て行く。いずれも、電極への

行 n 列に区切ったとすると、バッファ 1 9 e へは 1 列目の n ビット、 2 列目の n ビット、 … m 列目 の n ビットの順で入力する。バッファ 1 9 e は n ビットパラレル出力可能な FI FO型とすると、 1 列目 n ビット、 2 列目 n ビット、 … の順で n 個のシフトレジスタ 1 9 d へ同時に出力し、これらはクロックによりシフトされて行く。

入力データには、図形パターンデータの他に、 修正データを含めることができる。ビーム強度分 市の不均一性の修正データは露光時間の延長とい う形で骸修正を行なう。露光時間の短縮という形 の修正は、図形パターンデータによる露光量を予 め少ないものにしておくことで可能である。近接 効果の補正は、図形パターンデータを修正する (細目、太自にする)方法の他、露光量修正によ る方法も可能である。

第2図(a)のアパーチャアレイ13Aは、その全体より大きい断面のビームを投射し、各プランキング電極19a、19bで偏向する/しないでビームパターン化を行なう。このパターン化は、

- 28 -

印加電圧の制御、発光ダイオード等による発光制御で電子ビームEBの制御、パターン化された二次元電子ビームの発生が可能である。

第2図(a)のアパーチャアレイ19Aを用いた鴛光方法を、第3図を参照しながら説明する。

ターンデータも入力した段階では第3図(c)の如くなり、3列目、4列目も入力した状態では同図(d)(e)…の如くなる。

このようにアパーチャでは、パーチャでは、パーケータがたとえてではでは、カーンデータがたとえてこのままではウエハ24上のピーム入射位置も移動して行く。しかしなるといってはこれは移動させず、所望質光時にさせる。これははでウエハ24も移動しているとすればそののによる修正量は少ない。ステージ(偏向による修正量は少なら、傷向方の、場合によってはステージ移動だけで済ますこともできる。

1列目は最初に現われ、m列目は最後に現われるから、このままでは露光時間が各列で異なるが、この点は 1 列目は最初に消え、m列目は最後に消えるようにすれば、均一化される。

露光時間は、アパーチャアレイにデータ"1"

- 3 1 -

画像パターンデータを細目、太目にする、または 同様な露光畳制御を行なう。

このように、2次元パターン化されたビームを移動しながら、かつ露光対象上では静止させて露光する方式であると、多量のパターンデータを効率よくブランキングアパーチャアレイ19Aまたはビーム発生素子BG」、BG。を含む荷電粒子ビーム発生手段へ供給でき、微細パターンの高速露光が可能になる。

なお、異なる図形のパターンデータを順次パッファ19eへ供給しても良い。1つの図形パターンデータのみをパッファ19eへ供給する場合、パターン上の各位置における露光時間が同じになる様にデータ"0"のダミーパターンデータをパッファ19eへ供給する必要がある。しかし、異なる図形のパターンデータを順次パッファ19eへ供給する必要はない。

又、露光は、1つの図形のパターンデータに対 するシフトレジスタ19dのシフト動作終了後に が現われている時間であり、(現われている間の アパーチャアレイの数)×(クロック周期)であ る。この事実は修正に利用できる。即ち当該部分 のビーム強度が低いので露光時間を延ばしたい所 では、延長時間に応じてアパーチャー9cの有効 個数を増加すればよい。露光時間の減少が必要な 場合は、全体を少な目にしておき、通常の露光時 間が必要な部分には有効アパーチャ数を増加する (この場合は通常にする)。このアパーチャ19 cの有効/無効制御を行なうには、シフトレジス タ19 dの後段部分で制御されるアパーチャ19 cについては、そのブランキング電極とシフトレ ジスタ19 d との間にゲート回路(図示せず)を 挿入し、露光量修正デーク、即ち、正規の画像パ ターン用アパーチャアレイの他に、補正用アパー チャアレイ部を持たせればよい。固定的な有効/ 無効制御でよいなら電極とシフトレジスタ19d との間を結線する/しないでよく、この制御のた めの付加回路を必要としない。

パターンの近接効果に対する補正をするには、

- 3 2 -

行なう構成をとっても良い。

第4図及び第5図に、本発明になる荷電粒子 ビーム露光装置の実施例を示す。全図を通してそ うであるが、他の同じ部分には同じ符号が付して ある。第4図はシステムブロック図であり、描画 データは磁気ディスク26または磁気テープ27 からプロセッサ25によって読み出し、処理をさ れ、データ処理コントローラ40へ送られる。 データ処理コントローラ40は、描画データの分 析及び圧縮データの復元などを行なわせるデータ 分割・拡張回路41ヘデータを送り、ここを通っ たデータは、ビットマップ発生回路30へ送られ る。ピットマップ発生回路30では、送られた データが、図形形状や大きさを規定するパラメー タならそれから図形を発生し、さらにブランキン グアパーチャサイズにメシュ分割を行ない、ビッ ト状のデータとした後、ビットマップデータバス 43を通り、ビットマップメモリ42に配憶させ る。ビットマップ発生回路30では、横走査デフ レクタ17及び8極デフレクタ20に対して与え る位置データも発生し、同様にビットマップメモ リ 4 2 へ記憶させる。

ビットマップメモリ 4 2 に記憶されたデータに 基づき、プランキング行列制御回路 4 5 によって、 プランキングアパーチャアレイ 1 9 A と偏向制御 回路 3 5 のコントロールを行なう。第 5 図に示す ようにアパーチャアレイ 1 9 A は、PIFOバッファ

- 3 5 -

を行なう。これにより、第7図に示した補正が行なわれる。

第4図の偏向制御回路35は、ピット 列制御回路45からの信号に同期でして、とを読みには、カータリ42ようでは、このでは、カータリックでは、カーカーのでは、カーのでは、カー

第9図に偏向制御回路35の詳細を示す。制御部35aはブランキング行列制御回路45からクロックを受け、ビットマップメモリ42の競出しを行なう。S., S. はその読出し指示、アドレ

補正用ビットデータは、各プロック毎にブランキングアパーチャアレイ19Aの補正部19g,19hに送られる。この補正部は、図形データ部のデータ移動が終了するのをクロックカウンタ回路57で計測し、順番が来たら、補正部PIPO53のデータを読み出し、ブランキングのオン、オフ

~ 3 6 ~

スなどの制御信号、Dは読出したデータである。
メモリ42の転写位置データ記憶部から読出した
データDは補正回路35b,レジスタ35cを経
て横走査デフレクタ17のドライバ(DCAとA
MP)に供給される。レーザ測長器38からとで
での位置データX,は上記データDが示す位置
その位置データX,は上記データDが示す位置
その位置デットとしてよりいかで
のとのきない、CPUによりいかで
のとのきない、CPUによりいかで
のより、 は 1 - X 2 - 1 < 1 いか で か い が に セット され、 N O なら所定値が レジスタ
36fにセット 20 へ 与えられ で ライバ 3 7 を 経
をデフレクタ20 する。

以上により、たとえば 0.05 μ m 角のビームを列 方向 5 0 本、行方向 1000本並べて、200 A / cm の 電流密度、 5 μ c / cm の感度のレジストを用い、 行列で構成されるエリアの露光時間 2 5 nsである と、 2 mm幅のスキャンエリアを 5 0 mm / s で連続 移動し、 1 cm 当 5 2 0 msecの露光スピードが得ら れ、従来型に比べ50分の1の速度向上となる。 第2図(b)(c)のビーム発生素子を用いる 場合もその駆動回路などは同様である。

ここで従来の一次元アパーチャアレイと二次元アパーチャアレイ 1 9 A との比較を行なう。アパーチャは0.01μm 角のピームをオン/オフするものとする。1 cdの領域は上記ピームの10 1 8個で表わされ、これを1 秒で露光するとする。 しつ ので表わされ、これを1 秒で露光するとする。 しつ A / cd ので表わされ、これを1 秒で露光するとしている。 がらピームの がったいーチャ数)は10° ボーチャアレイを用意すると、100° mm×1 μm m のアパーチャアレイを用意すると、100° mm×1 にしたで均一照射することも、ピームの縮小光学系を組むことも、信号を10° 個迅速に用意する。とも至難の技である。

もしアパーチャアレイのアパーチャを10°し か用意できなければ1㎡を露光するのに100秒か かることになり、所要時間が過大になる。

他方、上記二次元アパーチャアレイ!9Aを

- 3 0 -

ることがないので、二次元パターン化ピームによる露光が可能になる。例えば0.2 μm ルール程度のLSIにおける描画を従来の列ピット数倍上げることができ、安定、高速、高精度な露光装置が実現できる。

第1図において、ビーム成形部では、アパーチャ2のアレイとその駆動機構5からなる成形単位を複数単位備え、切換えて使用するようにになるブランキングアパーチャアレイの第2実施例で5上に複数単位配設され、各々にコントロール的部で65が付属する。パターンデータ転送回路部で0はここでは、各成形単位(2次元のブランキーングアパーチャアレイBAA)64に対するパタケアパーチャアレイBAA)64に対するパタケンメモリで1とPIFOパッファで2からなる。まり、パターン発生器4はプロセッサ(CPU)であり、メモリで1とPIFOパッファで2からなる。まり、パス8を介してパターンデータをメモリで1人と

第10図では1枚のマスク75上に複数個のB

100 列、1000行とし、各列の信号(ビット)を 1 nsのクロック周期でシフトするものとする。 1 0 μ c / cm のレジスト感度、100 A / cm の電流密度では100 nsの露光時間でよいから、各信号は100 列通る間にレジストには充分な露光最が与えられることになる。縮小率は1/200 として、アパーチャアレイは200 μm × 2 mmとなり、この面を均一照射して縮小すればよく、これなら作成容易である。また信号は1000個の独立なものを 1 G H z のクロックレートで転送すればよく、実現可能性は高い。

二次元アパーチャアレイの全アパーチャへ同時にパターン信号を転送することは配線及びドライブ回路の点で繋があり、また!アパーチャ毎に信号を送る方式では時間がかかり過ぎる。本爽施例の如くシフトレジスタを用いる方式では、これらの問題を回避することができる。

上記実施例によれば、ビーム断面上の強度分布 の不均一補正及び近接効果補正の機能を有し、回 路構成をラインビームのビット数により複雑化す

- 4 0 -

A A 6 4 を形成しておくので、 1 つの B A A 6 4 を使用中に、他の B A A 6 4 に次の露光パターンデータを供給し、 1 つの B A A 6 4 による露光が終了したら直ちに他の B A A 6 4 による露光に移ることができ、スループットを一層向上させることが可能である。

パターンメモリ71は各BAA64年の領域に区分してあり、CPU4は各BAA64に対するドットパターンデータをメモリ71の該当領域に替込む。転送回路部70ではこれを院出し、PIPOパッファ72、コントロール回路65を経てBAA64の各駆動機構へ該当データを供給する。この第10図はステンシルマスクの各ステンシルを2次元BAA64で構成したものに相当する。

1 枚のマスク(基板) 7 5 上には1 個または複数個のBAA64の他に、ステンシルなどを設けてもよく、この様な構成の本発明になるブランキングアパーチャアレイの第3 実施例を第11 図に示す。66 A は可変矩形用の開口部、66 B はステンシルである。ステンシル66 B は、! C でよ

く出てくるパターンを切り取ったものであるから 一般には多数あるが、本実施例ではその 2 個のみ を示す。

マスク 7 5 それ自体も、 1 枚ではなく、 複数枚 としてもよい。 第 1 2 図にこの様な構成の本発明 になるブランキングアパーチャアレイの第 4 実施

- 4 3 -

12図の構成ではBAAマスクには、2次元アパーチャアレイとブランキング矩形開口部と単純 矩形開口部を設けると両マスクの有効利用が可能 になる。

次に、本発明になるブランキングアパーチャアレイの第5 実施例を第13図と共に説明する。同図中、第11図と同一部分には同一符号を付す。アパーチャ2のブランキング電極の一方3 b は が ランドに接続され、他方がドライバ5 a に接続されて、ピームを偏向する/しないの制御電圧を受ける。61は出力コントロール信号線、62はシフトクロック線、63はシリアルデータ線63を通して、シフテータがシリアルデータ線63を通して、シフトレジスタ5へ入力され、シフトクロックによりその末端へ向けてシフトされる。

第14図にこのシフト状況を示す。FIFO出力 データ72Dは1行分のドットパターンデータ 従って1行分のクロックCLK数毎に次のパター ンデータに変わる。各行のデータA、B、…、N 例を示す。本実施例では2枚のマスク75A. 75Bを使用している。第12図中、第23図と同一部分には同一符号を付し、その説明は省略する。これらのマスク75A,75Bを重ねて使用し、上部の成形部を使用するとき下部は単なる開口として、下部の成形部を使用するとき上部は単なる開口とする。本実施例では73,76は使用中の成形部、74,77は単純矩形開口部で、通過ビームに対する成形は行なわない。

ステンシルマスクとBAAマスクでは構造が著しく異なる。第12図のようにマスクは2枚とし、一方はステンシルマスク、他方はBAAマスクとすると、製造工程の点で有利である。またBAAマスクではシフトレジスタやドライバ等の多数の電子回路が付属する。第12図の形式にして一部は単なる開口とすると、配線や素子形成領域にゆとりがでる利点もある。

ステンシルマスクは、一般にステンシルと、可 変矩形用開口部が形成されるから、第12図では これに単純矩形開口部を設ければよい。また第

- 4 4 -

は並列に出力され、先頭のBoから最終のBuまでがシフトレジスタ 5 に入った所で出力コントロール信号 6 1 A が入り、シフトレジスタ 5 の各ピットがドライバ 5 a に取込まれ、ブランキング電極 3 a を駆動する。

CPU4は複数の2次元BAAに対して1つ設ければよい。パターンメモリ71からPIPOパッファ72へのデータ読出しはDMAにより行なうことができる。PIPOパッファ72ではコントロール回路65からの要求信号によりデータを出力する。PIPOパッファ72は2次元BAAの行数だけ設けると、各パッファの出力データを各行のシフトレジスタ5へ与えるだけでよい。各行に共通に1個設ける場合は、読出しデータを各行へ振り分けることになり、出力速度は各行のシフト速度より行数倍だけ高くなる。

第 1 5 図にブランキングアパーチャアレイの具体例を示す。同図(a)に示すように、アパーチャ 2 はシリコン基板 8 9 に、エッチングにより形成される。ブランキング電極 3 a. 3 b は同図

(b)に示すように、アパーチャ2の周壁の対向する2辺に形成される。シフトレジスタとドライバ等の電子回路5Aとその配線5Bは同図(c)に示すように、シリコン基板89の下面(電子ビーム出射側の面)に形成される。同図(d)は平面図で同図(b)はこのX-X断面、同図(c)はY-Y断面を示す。90a,90bは重金属層で、電子ビームがシリコン基板89に入射してその電位変動、電子回路5Aへの悪影響を与えるのを防止する。ドライバへ接続される電極3aなどは図示しないがSiO1層などにより絶録する。

シフトレジスタは周知の回路構成のものでよい。 行内の各アパーチャのブランキング電極へパター ンデータに従う倡号を与えるのにシフトレジスタ を用いると、配線数を大幅に低減できる。例えば 行内アパーチャ数が256 であると、単純には256 本の駆動線が必要になるが、シフトレジスタなら レジスタ1つでよい。

第16図に本発明になるブランキングアパー

- 4 7 -

向にできる。この帯状領域に第16図(b)のようにシフトレジスタ5B、ドライバ5aを形成することは可能である。

シフトレジスタ 5 Bには電源線、クロック線、信号線などが必要であるが、第 1 6 図(b)では説明の便宜上これらは図示していない。 2 μm 幅の帯状領域にこれらの線は0.2 μm 幅ラインなら5本、0.25μm 幅ラインなら4本置ける。多層配線をすればこれらの整数倍の線を収容可能である。

上記実施例の如く、シフトレジスタを用いるブランキングアパーチャアレイでは、行ないし列に対してシフトレジスタが1つとなり、アドレスデコード信号線が不要となる為、製作・制御上の利点が大きくなる。また可変ステンシルを担合せれば、1つの可変/固定ステンシルで露光中に他の可変ステンシルにパターンデータを供給して準備することができ、スループットの向上に寄与することができる。例えば0.5 μm のアパーチャを200 ×200 個配置したアレイで、シフトレジスタとブラ

数値例を挙げるとアパーチ +2 のサイズは 1 辺 が  $5 \sim 1$  0  $\mu$  m の方形、ピッチは 1 0  $\sim 2$  0  $\mu$  m . 個数は梃/横方向にそれぞれ 3 0  $\sim 5$  0 個、計  $900 \sim 2500$ 個である。アパーチ +2 は一辺が 8  $\mu$  m の方形、ピッチは 1 0  $\mu$  m とすると、アパーチ +2 間には 2  $\mu$  m 幅の帯状領域が行、列方

- 4 8 -

ンキング電極駆動で 1 組 1 nsの処理時間が必要、 従って全体では 200 nsの処理時間が必要になって も、他のステンシルでの露光中にこれを行なえば 処理時間は事実上等にすることができる。また固 定ステンシルのようにマスク交替の必要がなくな るから露光所要時間の低減に寄与する所は大きく、 またパターンの汎用度が向上し、設計の自由度が 増加する。

次に本発明になるブランキングアパーチャアレイの第7 実施例を第17 図及び第18 図と共に説明する。第17 図は本実施例で用いるシフトレジスタの回路図を示し、第18 図はブランキングアパーチャアレイにおけるシフトレジスタの配置を示す。

第17図では、インパータ2個をゲートを通して接続したものを単位とし、この複数単位を第2のゲートを介して直列に接続したものでシフトレジスタを構成する。トランジスタQ,とQ,が第1のインパータを構成し、トランジスタQ,とQ,が第2のインパータを構成し、トランジスタ

Q. / Q. が第1、第2のゲートを構成し、第1、第2のクロックCLK」、CLK。でオン/オフする。この第17図の回路がシフトレジスタの1単位であり、200×200個のアパーチャを持つ2次元ブランキングアパーチャアレイでは、この200単位が直列に接続されて1個のシフトレジスタを構成し、かかるシフトレジスタが行数だけ本実施例では200個設けられる。

第18図において、SR,,,SR,,…は上記シフトレジスタで、斜線部Uは上記単位である。APはアパーチャアレイBAAの開口で、本実施例では200×200個ある。この開口群の各行方向の配列の間の格子幅領域にシフトレジスタSR,,SR,,…が形成され、開口群の各列方向の配列の間の格子幅領域にクロックCLK,,CLK,の配線が通される。

各開口APにはそれぞれ一対の電極E,、E, が設けられ、その一方のE,はグランドまた電源 高電位V。。に接続され、他方E,がシフトレジス タの各単位の出力電圧B。、を加えられる。

- 5 1 -

ゲート容量により以前の状態を保つ。

次に、本発明になるブランキングアパーチャアレイの製造方法の実施例を第19図及び第20図と共に説明する。

第19図(a)に示すように半導体基板 IIO に不純物打ち込みなどで不純物拡散層 II2 を作り、この上に同図(b)に示すようにエピタキシャル成長層 II4 に来子 I30 つまりインパータやゲートを構成する MOSトランジスタなどを形成する。インパータとゲートを単位とするシフトレジスタは行方向に、ゲートへ与える第1,第2のクロック信号線は列方向に延びるこれらの行、列の間が開口APになるが、この閉口の形成は第20図に示すようにして行なう。

即ち第20図(a)に示すように、エピタキシャル成長層114の、各開口の一対の対向する側辺の位置に、細幅の溝116をトレンチェッチングにより基板110に達するまで触刻する。次は同図(b)に示すように全面に絶縁膜118を形成し、

第17図の回路がシフトレジスタとして動作することを説明すると、今入力ViがH(ハイ)とすると、インバータQi,Qiの出力はしである。入力ViはクロックCLK・がHのとき前段より与えられ、このときクロックCLK・はしで、ゲートQ・はオフである。従って次段へは前回入力で定まった第2インバータQ・,Q・のH/L出力がゲートQ・を通して与えられる。

- 5 2 -

次に同図(c)に示すように游116 へ電極材料
120 を堆積させる。次に同図(d)に示すように、
こうして作られた電極E,,E,間のエピタキ
シャル成長層114 及び不純物拡散層112 をエッチ
ングにより除去する

次は第19図(d)に示すように半導体基板 110の電極 E, E, 間を裏面よりテーパエッチ ングする。これで開口 A P が完成する。

各開口の電極E」、E」の一方へはシフトレジスタの各単位の出力を、また他方へは電源の低電位側GNDまたは高電位側Vooと低電位側GNDを交互に接続するが、この配線工程は、シフトレジスタの各案子への配線やクロック信号線と共にまたは別に行なう。

次に、本発明になるブランキングアパーチャアレイの第8 実施例を第21 図及び第22 図と共に説明する。第21 図は本実施例で用いるシフトレジスタの回路図を示し、第22 図はブランキングアパーチャアレイにおけるシフトレジスタの配置を示す。

第21図に示すように、本実施例ではインバータ1個とゲート1個でシフトレジスタの1単位を構成する。この場合、入力電圧V<sub>1</sub>。に対し出力電圧V<sub>00</sub>、は反転するので、開口の電極側で反転して元に戻す。

即ち第22図に示すように、各開口APの一方の電極E、は一斉にグランドへ接続するのではなく、行方向で交互に電源Voo. グランドGNDへ接続する。

また各単位のゲートQ。は、行方向で交互に第 1, 第2クロックCLK, CLK。を受ける。 従って、第21図でも、2単位を1つと見れば、 第17図と同様のシフトレジスタを構成する。

第21図のシフトレジスタもシフト動作は、第 17図のシフトレジスタと同様である。

シフトレジスタは例えば200 単位のものが200 個設けられるが、これらへのデータ入力は、例えば同様に200 単位のシフトレジスタを設けてその各単位より行なうことができる。

データシフト中も各開口の電極 E: へ当 該単位

- 5 5 -

位の出力は非反転であるから、これでよい。

第22図で電極E、へ与えるHレベル、Lレベルは、原理的にはシフトレジスタの単位の出力のHレベル、Lレベルであり、これで反転/非反転が行なわれる。第17図では各開口の電極E、を一斉にグランド(Lレベル)に接続したが、これは一斉に電源Voo(Hレベル)へ接続してもよく、但しこの場合は一斉に反転されるから入力データも反転しておく必要がある。

第7及び第8実施例によれば、2次元プランキングアパーチャアレイの狭い格子幅(開口と開口の間の領域)内にシフトレジスタ及びクロックトレジスタの1単位が1開口に対応するが、1単位は第17図ならトランジスタ3個で構成される。行方向配線は第17図、第21図共に電源線2本、信号線1本の計3本、列方向のクロック信号線は第17図なら1本である。従って例えば格子幅3μπ・配線幅0.5μmとしてもこの格子幅

の出力が与えられるが、アパーチャアレイBAA へ電子ビームを照射するのはシフト終了で各単位 の出力が所望出力になったときとすれば、 野光に 供される電子ビームの断面形状を所望形状にする ことができる。

- 5 6 -

内に十分収まる。

なお、第19図で用いる半導体基板110 はシリコン基板が適当である。不純物拡散層112 の形成はエッチングに対するストッパ形成が目的で、これにより、溝116 を表面からこの部分まで開け、また裏面からのテーパエッチングをこの部分まで開け、また裏面側が拡開した開口APを作ることができる。溝116内へ電極材料120の堆積は、明えばCVD法により不純物ドープの多結晶シリコン層を成長させ、それをパターニングすることにより行なうことができる。

また第17図でゲートQ。を除いて、第1インパータQ」、Q。の出力を直接第2インパータQ。、Q。の入力(Q。のゲート電極)へ与えるようにし、これをシフトレジスタの1単位として、隣接単位ではそのゲートQ。のクロックを交互にCLK、、CLK。とすると、第21図と同様な、但し各単位の出力に反転、非反転がないシフトレジスタが得られる。ゲートQ。を残し、Q。を除いて直結とし、ゲートQ。のクロックは隣接単位

で交互にCLK」、CLK。としても同様である。

上配第7及び第8実施例によれば、微細さ、位置合わせ精度、クイックターンアラウンド、信頼性のどれをとっても、他のリソグラフィー技術の追随を許さないブランキングアパーチャアレイによる電子ビーム電光が容易に実現出来る。また、格子幅内に作り込む素子及び配線数は少なくてよいので、微細格子幅の2次元ブランキングアパーチャアレイを容易に実現することができる。

#### (発明の効果)

本発明によれば、微細さ、位置合わせ精度、クイックターンアラウンド、制御及び信頼性の全でにおいて従来のリソグラフィー技術よりすぐれた 荷電粒子ピーム露光が可能となり、実用的には極めて有用である。

#### 4. 図面の簡単な説明

第1図は本発明の原理図、

第2図はブランキングアパーチャアレイの第1

- 5 9 -

第14図は第5 実施例の動作説明用タイミング チャート、

第15回はアパーチャアレイの具体例の説明図、 第16回はブランキングアパーチャアレイの第 6実施例を説明する図、

第17図はブランキングアパーチャアレイの第 7実施例の要部を示す回路図、

第18図は第17図の配列状態を示す平面図、

第19図及び第20図はブランキングアパー

チャアレイの製造方法の実施例を説明する工程図、

第21図はブランキングアパーチャアレイの第 8 実施例の要部を示す回路図、

第22図は第21図の回路の配列状態を示す平 面図、

第23図はステンシルマスク型露光装置の説明 図

第24図は電子ビーム露光装置の構造脱明図である。

実施例を説明する図、

第3図は荷電粒子ピーム露光方法の実施例を説明する図、

第4図は荷電粒子ビーム露光装置の実施例を示すプロック図、

第5図はアパーチャアレイの駆動部のブロック図、

第6図はピットマップメモリの構成の説明図、

第7図は露光補正を説明する図、

第8図はブランキング電極の駆動を説明するタ イミングチャート、

第9図は偏向制御回路の詳細なブロック図、

第10図はブランキングアパーチャアレイの第2実施例を説明する図、

第11図はブランキングアパーチャアレイの第 3実施例を説明する図、

第12図はブランキングアパーチャアレイの第 4 実施例を説明する図、

第13回はブランキングアパーチャアレイの第5 実施例を説明する図、

- 6 0 -

第1図~第22図において、

1,19Aはブランキングアパーチャアレイ、

2. 19c. APはアパーチャ、

3 a, 3 b, 1 9 a, 1 9 b, E, , E, はブランキング電極、

4はパターン発生部、

5は駆動機構、

6は回路部、

7 はビーム成形部、

19 dはパッファ、

1 9 e はシフトレジスタ、

24はウエハ、

6 6 A は閉口部、

6 6 B はステンシル、

75は基板、

110 はマスク、

112 は不純物拡散層、


114 はエピタキシャル成長層、

116 は溝、


118 は絶縁膜、

120 は金属を示す。

特許出願人 富 士 通 株式会社




- 6 3 -




本発明の原理図


第 / 図



19c 718-FY 194 ブランキング・アパーチャアレイの第1 実施例を説明する図 19dシフトレジスタ (c)862 Ю DC.V 102~ Ю Ю Ю 図 第2 Ε  $\Box$ 101 718-F#7L1 ( b )BG1 15.77 19e-₹96 95




<del>--211--</del>



に、、トマ、フ・メモリの構成の説明図


図 0 無



アパーチャアレイの馬を取割のフロック図

X

5 鱖



図形形ボメモリ

補正デ-タC1

フランキング電極の駆動を説明するタイミング・チャート


M

第8

器光補正を説明する図


図

実際の転写ドーズ量




偏向制御回路の詳細なブロック図

# 第9図




ブランキング アパーチャアレイの 第2実施例を説明する図

# 第10 図




ブランキング アパーチャアレイの 第3 実施例を説明 な図

# 第// 図



ブランキング アパーチャアレイの第4実施例を説明する図


第12 図



第5 実植倒」の動作説明用 タベングチャート


図

プランキングアパーチャアレイハ第5実施例を説明な図



プランキング・アパーチャ アレイの第6 実施例を説明なる図


図



M


第15

アペーチャアレイの具体例の説明図




ブランキングアパ-チャアレイの第7実施*例*の 要部を示す回路図

# 第17 図




第17回の回路の配列状態を示す平面図

第/8 図




ブランキングアパーチャアレイの製造方法の 実施例を説明する工程図

# 第/9 図




ブランキング アパーチャアレイの製造方法の 実施例を説明するエ程図



ブランキングアパーチャレイの第8 実施例の要部を示す回路図

# 第2/ 図




第20図

第21図の回路の配列状態を示す図

第22図

第24 図



ステンシルマスク型臨光装置の説明図

図

第1頁の続き

優先権主張 20平1(1989)9月14日38日本(JP)1915時顯 平1-239623

⑩平1(1989)9月25日⑩日本(JP)⑩特願 平1-248835

⑫発 明 者 髙 楯 靖 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑫発 明 者 安 田 洋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内